Investigadores del MIT logran acelerar las tareas de IA preservando la seguridad de los datos

Con el florecimiento de aplicaciones de aprendizaje automático computacionalmente intensivas, los fabricantes de dispositivos a menudo optan por incorporar componentes de hardware especializados para mover y procesar rápidamente las enormes cantidades de datos que estos sistemas exigen. En este contexto, elegir el mejor diseño para estos aceleradores de redes neuronales profundas puede suponer un desafío. Una tarea compleja que se torna todavía más espinosa cuando el diseñador busca agregar operaciones criptográficas para mantener los datos a salvo de posibles ciberatacantes.

Ahora, los investigadores del Massachusetts Instituto of Technology (MIT, por sus siglas en inglés) han desarrollado un motor de búsqueda que puede identificar de manera eficiente diseños óptimos para aceleradores de redes neuronales profundas, que preservan la seguridad de los datos y aumentan el rendimiento. Su herramienta de búsqueda, bautizada como SecureLoop, está diseñada para considerar cómo la inclusión del cifrado de datos y medidas de autenticación afectará el rendimiento y el uso de energía del chip acelerador. Así, un ingeniero podría utilizar esta herramienta para obtener el diseño óptimo de un acelerador adaptado a su red neuronal y tarea de aprendizaje automático.

Seguridad como valor añadido

En comparación con las técnicas de programación convencionales que no consideran la seguridad, SecureLoop puede mejorar el rendimiento de los diseños de aceleradores y al mismo tiempo mantener los datos protegidos. El uso de este motor podría ayudar a un usuario a mejorar la velocidad y el rendimiento de aplicaciones de inteligencia artificial exigentes, como la conducción autónoma o la clasificación de imágenes médicas, al tiempo que garantiza que los datos confidenciales del usuario permanezcan a buen recaudo.

“Si está interesado en hacer un cálculo en el que necesita preservar la seguridad de los datos, las reglas que usábamos antes para encontrar el diseño óptimo ahora no se cumplen. Por lo tanto, toda esa optimización debe personalizarse para este conjunto de restricciones nuevo y más complicado. Y eso es lo que [el autor principal] Kyungmi ha logrado”, asegura Joel Emer, profesor del MIT especializado en Ciencias de la Computación e Ingeniería Eléctrica.

Aceleración segura

Una red neuronal profunda consta de muchas capas de nodos interconectados que procesan datos. Normalmente, la salida de una capa se convierte en la entrada de la siguiente capa. Los datos se agrupan en unidades llamadas mosaicos para su procesamiento y transferencia entre la memoria fuera del chip y el acelerador. Cada capa de la red neuronal puede tener su propia configuración de mosaico de datos.

Un acelerador de red neuronal profunda es un procesador con una serie de unidades computacionales que paraleliza operaciones, como la multiplicación, en cada capa de la red. El cronograma del acelerador describe cómo se mueven y procesan los datos. Dado que el espacio en un chip acelerador es escaso, la mayoría de los datos se almacenan en una memoria fuera del chip y el acelerador los recupera cuando es necesario. Pero como los datos se almacenan fuera del chip, son vulnerables a un atacante que podría robar información o cambiar algunos valores, provocando un mal funcionamiento de la red neuronal.

Los fabricantes pueden proteger los datos agregando cifrado autenticado al acelerador. El cifrado codifica los datos utilizando una clave secreta. Luego, la autenticación corta los datos en fragmentos uniformes y asigna un hash criptográfico a cada fragmento de datos, que se almacena junto con el fragmento de datos en la memoria fuera del chip.Así, cuando el acelerador recupera un fragmento de datos cifrados, conocido como bloque de autenticación, utiliza una clave secreta para recuperar y verificar los datos originales antes de procesarlos.

Sin embargo, los tamaños de los bloques de autenticación y los mosaicos de datos no coinciden, por lo que podría haber varios mosaicos en un bloque o un mosaico podría dividirse entre dos bloques. El acelerador no puede tomar arbitrariamente una fracción de un bloque de autenticación, por lo que puede terminar tomando datos adicionales, lo que utiliza energía adicional y ralentiza el cálculo. Además, el acelerador aún debe ejecutar la operación criptográfica en cada bloque de autenticación, lo que agrega aún un coste computacional adicional.

Un buscador eficiente

Con SecureLoop, los investigadores del MIT buscaron un método que pudiera identificar el programa de aceleración más rápido y con mayor eficiencia energética, uno que minimizara la cantidad de veces que el dispositivo necesita acceder a la memoria fuera del chip para capturar bloques adicionales de datos debido al cifrado y la autenticación.  

Comenzaron ampliando un motor de búsqueda existente llamado Timeloop. Primero, agregaron un modelo que podría tener en cuenta el cálculo adicional necesario para el cifrado y la autenticación. Luego, reformularon el problema de búsqueda en una expresión matemática simple, que permite a SecureLoop encontrar el tamaño de bloque auténtico ideal de una manera mucho más eficiente que buscar entre todas las opciones posibles. Finalmente, incorporaron una técnica heurística que garantiza que SecureLoop identifique un cronograma que maximice el rendimiento de toda la red neuronal profunda, en lugar de solo una capa. Al final, el motor de búsqueda genera un programa de aceleración, que incluye la estrategia de ordenamiento en mosaico de datos y el tamaño de los bloques de autenticación, que proporciona la mejor velocidad y eficiencia energética posibles para una red neuronal específica.

Cuando se probó en un simulador, SecureLoop identificó cronogramas que eran hasta un 33,2% más rápidos y exhibieron un producto de retraso de energía un 50,2% mejor (una métrica relacionada con la eficiencia energética) que otros métodos que no consideraban la seguridad. Los investigadores también utilizaron SecureLoop para explorar cómo cambia el espacio de diseño de los aceleradores cuando se considera la seguridad. Aprendieron que asignar un poco más de área del chip para el motor criptográfico y sacrificar algo de espacio para la memoria en el chip puede conducir a un mejor rendimiento.

En el futuro, los investigadores aspiran a utilizar SecureLoop para encontrar diseños de aceleradores que sean resistentes a los ataques de canal lateral, que ocurren cuando un atacante tiene acceso al hardware físico. También están ampliando SecureLoop para que pueda aplicarse a otros tipos de computación.